`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2020/11/02 20:15:48
// Design Name: 
// Module Name: add_1_1
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module add_1_1(
    output sum,
    output carry,
    input num1,
    input num2,
    input carry_last
    );
    
    assign carry = (num1&num2) | (num1&carry_last) | (num2&carry_last);
    assign sum =  num1 ^ num2 ^ carry_last;
endmodule
